2026과학기술정보통신부
옴스트롱 노드 로직 반도체를 위한 DBC 기반 후면 clock·signal 배선의 소자-표준셀-칩 통합 설계 기술
DBC-Based Backside Clock and Signal Routing with Device-Standard Cell-Chip Co-Design for Angstrom-Node Technologies
-최종 목표-본 과제에서는 옴스트롱 노드급 포크형 GAA (gate-all-around) 소자 및 DBC (direct backside contact) 방식을 구현하고, 해당 spec을 반영하여 표준셀 layout과 PDK (process design kit)를 제작한다. 또한, 이를 활용하여 후면 clock 및 signal을 구현할 수 있는 physica...
- 총 연구비
- 6406.3만원 과제 1건 (수행기관 1곳)
- 연구 기간
- 3년수행 중 (D-1043)2026-09-01 – 2029-08-31
- 적용분야
- 주관기관
01
연구 내용
02
기대 효과
03
과제 분석
연도별 과제금액 · 건수
인력 비율
04

