2018과학기술정보통신부
HLS를 이용한 HDR 알고리즘 구현 및 FPGA 기반 HDR 카메라 개발
Implementation of HDR algorithm using HLS and Development of FPGA-based HDR Camera
HLS (High-Level Synthesis)는 FPGA (Field Programmable Gate Array)에서 설계하고 구현할 수 있는 편리성과 유연성 때문에 각광받고 있다. 유연성은 전체 디자인 개발의 방식과 소요 시간에 근거한 것이다. 주요 목표는 LDR (Low Dynamic Range) 영상에서 HDR (High Dynamic Range) 영상을 획득하고 구현하는 것이다. 동…
- 총 연구비
- 4666.7만원 과제 1건 (수행기관 1곳)
- 연구 기간
- 6개월수행완료2018-09-01 – 2019-02-28
- 적용분야
- 주관기관
01
연구 내용
02
기대 효과
03
과제 분석
연도별 과제금액 · 건수
인력 비율
04


































































































