2026과학기술정보통신부
LPDDR6 인터페이스 개발 및 저전력, 고속 메모리 네트워크 개발
Development of LPDDR6 Interface, low-power and high-speed memory network
ㅇ 최종 목표 : 고신뢰/저전력 LPDDR6 PHY/컨트롤러 IP 개발 및 사업화 - 국내 최초 삼성 4nm 공정 기반 14.4Gbps급 LPDDR6 PHY/컨트롤러 IP 개발, 검증 → 차세대 AI·자동차·엣지SoC 적용이 가능한 상용 수준의 메모리 인터페이스 핵심 IP 확보 - LPDDR6 채널당 활용 대역폭 30.72GByte/s/ch 이상을 목표로, 실...
- 총 연구비
- 14.4억원 과제 1건 (수행기관 1곳)
- 연구 기간
- 2년 9개월수행 중 (D-945)2026-04-01 – 2028-12-31
- 적용분야
- 주관기관
01
연구 내용
02
기대 효과
03
과제 분석
연도별 과제금액 · 건수
인력 비율
04

































































































